免费 成 人 黄 色 在线观看-91**毛片一级在线播放-美女女同性A片在线观看-久久av亚洲一区二区三区

1.參與FPGA總體方案的設(shè)計(jì).協(xié)助完成算法到FPGA的RTL實(shí)現(xiàn)

2.負(fù)責(zé)仿真測(cè)試.上板驗(yàn)證，協(xié)助分析并解決開發(fā)過程中的問題

3.配合算法工程師.軟件工程師進(jìn)行FPGA系統(tǒng)優(yōu)化，及時(shí)迭代

4.完成FPGA相關(guān)的文檔工作

任職資格:

1.熟練掌握Verilog.C/C++語言，熟悉數(shù)字邏輯設(shè)計(jì)（包括模塊架構(gòu)設(shè)計(jì).RTL編程.仿真驗(yàn)證等）

2.熟悉Vivado/Viti.Modelim.Synplify.VCS等EDA工具

3.具有FPGA系統(tǒng)開發(fā)經(jīng)驗(yàn)，熟悉C或C++

4.電子信息工程或計(jì)算機(jī)相關(guān)專業(yè)本科及以上學(xué)歷

5.了解2D/3D視覺成像.AI感知.規(guī)劃控制相關(guān)經(jīng)驗(yàn)優(yōu)先

待遇：7-12k、周末雙休、五險(xiǎn)一金、績(jī)效工資、房補(bǔ)、加班補(bǔ)貼、高溫取暖補(bǔ)貼2k、年終獎(jiǎng)